作者:羅瑋瑄
摘要：由於保密問題,近期開始下晶片一定都要在雲端上操作,必須在雲端上的 cadence 完成所有電路,有別於以
往可以在 local 端設計好完成後上傳,這代表著現在你必須在 local 端設計好所有電路 layout 後,也必須在雲端再完全重新用 cadence 畫出一個跟 local 端完全一模一樣的電路,這是件很有難度的事情,而且必須花比以往至少兩倍的時間來完成。由於 0.18um 製程的設計工具又都沒有傳輸線 model,所以如果時間不夠充足的話,會發生的事情是,只能做到在 local 端設計好 pre-sim 電路,然後在雲端 cadence 完成 layout(完全無法考慮走線效應),又因為 layout 好轉成的 gds 檔無法下載下來,所以也只能用雲端 ADS 做 po-sim。然而越高頻的電路走線效應影響越是劇烈,pre-sim 的模擬結果考慮走線效應以後,特性完全跑掉這件事情是必然的。所以接下來將示範如何 po-sim 與探討並以實際例子表現因為無法考慮走線效應而亂畫的 layout,代入 Schematic 中做po-sim 結果會有什麼結果,並探討解決方法。
摘要：由於保密問題,近期開始下晶片一定都要在雲端上操作,必須在雲端上的 cadence 完成所有電路,有別於以
往可以在 local 端設計好完成後上傳,這代表著現在你必須在 local 端設計好所有電路 layout 後,也必須在雲端再完全重新用 cadence 畫出一個跟 local 端完全一模一樣的電路,這是件很有難度的事情,而且必須花比以往至少兩倍的時間來完成。由於 0.18um 製程的設計工具又都沒有傳輸線 model,所以如果時間不夠充足的話,會發生的事情是,只能做到在 local 端設計好 pre-sim 電路,然後在雲端 cadence 完成 layout(完全無法考慮走線效應),又因為 layout 好轉成的 gds 檔無法下載下來,所以也只能用雲端 ADS 做 po-sim。然而越高頻的電路走線效應影響越是劇烈,pre-sim 的模擬結果考慮走線效應以後,特性完全跑掉這件事情是必然的。所以接下來將示範如何 po-sim 與探討並以實際例子表現因為無法考慮走線效應而亂畫的 layout,代入 Schematic 中做po-sim 結果會有什麼結果,並探討解決方法。
沒有留言:
張貼留言