摘要:在通訊收發機系統中除頻、倍頻電路皆有重要的應用,在觀察之前實驗室學長姐所發表的長短篇投稿後發現倍頻相關的電路已經被發表,於是想從除頻電路方向著手,在稍微研究過後發現除頻電路和倍頻電路原理差異性不小,除頻電路設計起來不像倍頻器般直觀,在打算換主題時剛好有實驗室的同學之前做過相關數位電路,於是萌生合作之意寫出此投稿文章,本文包含收發機系統中鎖相迴路之簡介、D 型正反器原理介紹、ADS 模擬除頻電路結果,最後再加上此電路架構所能正常操作之頻率範圍與結論,方便設計者了解此數位電路之極限值,希望此文能做為設計除頻電路的參考文獻。
標籤
- 60 GHz (2)
- 小型化 (1)
- 匹配 (1)
- 心得 (3)
- 功率放大器 (2)
- 次諧波混頻器 (1)
- 系統 (1)
- 長篇 (20)
- 倍頻器 (3)
- 原理 (3)
- 偏壓 (1)
- 混頻器 (2)
- 被動元件 (2)
- 短篇 (3)
- 電晶體 (2)
- 管理 (1)
- 模型 (1)
- 模擬 (7)
- 課程 (2)
- 濾波器 (2)
- 穩定度 (4)
- ADS (8)
- ADS,Mixer (1)
- Balun (1)
- branch line coupler (1)
- buffer (1)
- Cadence (2)
- CMOS (2)
- coupler (1)
- doubler (2)
- em (1)
- filter (1)
- Harmonic Balance (1)
- HFSS (1)
- IP3 (1)
- layout (1)
- LNA (1)
- Mixer (1)
- momentum (1)
- OP (1)
- Oscillator (2)
- PA (2)
- phase shifter (1)
- pHEMT (3)
- Power divider (1)
- Simulation (2)
- sonnet (3)
- Wilkinson (2)
2014年1月5日 星期日
訂閱:
張貼留言 (Atom)
沒有留言:
張貼留言