作者:潘大維
授課老師:蔡作敏
摘要:本文介紹如何以Cadence繪製Layout的小技巧並指出跑DRC可能會出現的錯誤,以圖文說明其過程,並加上一些繪製的心得,使讀者能夠更順利的使用Cadence。
PDF下載
標籤
- 60 GHz (2)
- 小型化 (1)
- 匹配 (1)
- 心得 (3)
- 功率放大器 (2)
- 次諧波混頻器 (1)
- 系統 (1)
- 長篇 (20)
- 倍頻器 (3)
- 原理 (3)
- 偏壓 (1)
- 混頻器 (2)
- 被動元件 (2)
- 短篇 (3)
- 電晶體 (2)
- 管理 (1)
- 模型 (1)
- 模擬 (7)
- 課程 (2)
- 濾波器 (2)
- 穩定度 (4)
- ADS (8)
- ADS,Mixer (1)
- Balun (1)
- branch line coupler (1)
- buffer (1)
- Cadence (2)
- CMOS (2)
- coupler (1)
- doubler (2)
- em (1)
- filter (1)
- Harmonic Balance (1)
- HFSS (1)
- IP3 (1)
- layout (1)
- LNA (1)
- Mixer (1)
- momentum (1)
- OP (1)
- Oscillator (2)
- PA (2)
- phase shifter (1)
- pHEMT (3)
- Power divider (1)
- Simulation (2)
- sonnet (3)
- Wilkinson (2)
pdf檔案連結失效了,貴站有好幾篇連結都失效,能否更新連結呢?
回覆刪除哈囉、
刪除感謝您對本站的支持,有些連結失效的原因是因為我發現有些文章中,會有不宜公開的資料。為避免發生問題,就把連結移除。然而若你還是有議題上的需求,可以 e-mail 給我。我可以在下學期的時候,鼓勵同學寫這個議題的文章,這樣子就可以有相關資料了。
作者已經移除這則留言。
回覆刪除